廢水處理設(shè)備一體化變頻器

1 、數(shù)字信號(hào)處理器 DSPs 芯片的體系結(jié)構(gòu)及其主要特點(diǎn) 

　　DSPs 芯片是專(zhuān)為高速數(shù)字信號(hào)處理而設(shè)計(jì)的，由于采用了不同于普通單片機(jī)的體系結(jié)構(gòu)，因而具有一些顯著的特點(diǎn)。 DSPs 處理器和諸如英特爾、奔騰或 Power PC 的通用處理器 （GPPs） 有很大的區(qū)別，這些區(qū)別產(chǎn)生于 DSPs 的結(jié)構(gòu)和指令是專(zhuān)門(mén)針對(duì)數(shù)字信號(hào)處理而設(shè)計(jì)和開(kāi)發(fā)的， DSPs 除了具有高速的運(yùn)算能力外還采取了一系列措施，包括改變集成電路結(jié)構(gòu)、提高時(shí)鐘頻率、支持浮點(diǎn)運(yùn)算、采用指令列排隊(duì)方式以提高運(yùn)行效率、集成了硬件乘法器使乘法運(yùn)算也能在一個(gè)指令周期內(nèi)完成等等，它具有以下特點(diǎn)。

　　1）哈佛結(jié)構(gòu) 

　　傳統(tǒng)的 GPPs 使用馮諾伊曼（ Von—Neumann ）結(jié)構(gòu)由于具有一個(gè)存儲(chǔ)空間通過(guò)兩條總線(xiàn)，一條地址總線(xiàn)和一條數(shù)據(jù)總線(xiàn)，連接到處理器內(nèi)核，這種單一公用的數(shù)據(jù)和指令總線(xiàn)在高速運(yùn)算時(shí)，往往在傳輸通道上會(huì)出現(xiàn)瓶頸效應(yīng)。 DSPs 芯片內(nèi)部一般采用哈佛（ Harvard ）結(jié)構(gòu)，在哈佛結(jié)構(gòu)中，有兩個(gè)存儲(chǔ)空間：程序存儲(chǔ)空間和數(shù)據(jù)存儲(chǔ)空間，處理器內(nèi)核通過(guò)兩套總線(xiàn)與這些存儲(chǔ)空間相連，這種安排使處理器的帶寬加倍。 DSPs 芯片內(nèi)至少有四套總線(xiàn)：程序的數(shù)據(jù)總線(xiàn)與地址總線(xiàn)，數(shù)據(jù)的數(shù)據(jù)總線(xiàn)與地址總線(xiàn)。這種分離的程序總線(xiàn)和數(shù)據(jù)總線(xiàn)，可允許在一個(gè)機(jī)器周期內(nèi)對(duì)存儲(chǔ)器同時(shí)獲取指令字（來(lái)自程序存儲(chǔ)器）和操作數(shù)（來(lái)自數(shù)據(jù)存儲(chǔ)器），從而提高了執(zhí)行速度。

廢水處理設(shè)備一體化變頻器